FGCS94 Workshop 6 Parallel and Distributed LSI-CAD
COVER
Contents
ワークショップ開催要項
●プロジェクト的取組み 　Project Activities
(1)　第五世代コンピュータプロジェクトと並列LSI-CAD 　　　　Parallel LSI-CAD Research in the Fifth Generation Computer Systems Project	1
瀧 和男　（神戸大学工学部）　 　　　　　Kazuo Taki (Faculty of Eng., Kobe Univ.)
(2)　並列マシン Cenju 上の電気系 CAD 　　　　CAD Applications on Parallel Machine Cenju	9
山内 宗　（日本電気（株）　C&C研究所） 　　　　　Tsukasa Yamauchi (C&C Research Lab. NEC Co.)
●専用ハードウェア/BDD計算 　Special Hardware/BDD Computation
(3)　CAD高速化のための Thread Processor TP5000 　　　　Therad Processor TP5000 for CAD Acceleration	17
下郡 慎太郎,　高山 浩一郎,　松岡 英俊,　平原 貴音,　広瀬 文保　（（株）富士通研究所） 　　　　　Shintaro Shimogori, Koichiro Takayama, Hidetoshi Matsuoka, Kioto Hirahara, 　　　　　and Fumiyasu Hirose (Fujitsu Laboratories Ltd.)
(4)　書替え可能な FPGA を用いた汎用エンジンとその応用 　　　　Reconfigurable Machines based on SRAM-type FPGA's and their applications	25
沼 昌宏,　井上 真一,　澄川 文徳,　平野 浩太郎　（神戸大学大学院自然科学研究科） 　　　　　Masahiro Numa, Shin-ichi Inoue, Fuminori Sumikawa, and Kotaro Hirano 　　　　　(Grad. School of Sci. & Tech., Kobe Univ.)
(5)　BDD を用いた順序回路の形式的検証における逆像計算の並列化手法 　　　　Parallel Inverse Image Computation for BDD-based Formal Verification of Sequential Circuits	33
永見 康一, 木村 晋二, 渡邊 勝正　（奈良先端科学技術大学院大学） 　　　　　Kouichi Nagami, Shinji Kimura, and Katsumasa Watanabe 　　　　　(Grad. School of Info. Sci., Nara Inst. of Sci. and Tech.)
●レイアウト 　Layout
(6)　領域分割型並列配線システムの開発と評価 　　　　Development and Evaluation for Area Dividing Parallel Routing System	41
菊池 淳　（日立製作所中央研究所）, 白石 洋一　（群馬大学工学部） 　　　　　Jun Kikuchi (Central Research Lab., Hitachi Ltd.), 　　　　　and Yoichi Shiraishi (Faculty of Eng., Gunma Univ.)
(7)　温度並列シミュレーテッド･アニーリング法の応用 - ブロック配置問題への適用と評価 - 　　　　An Application of Temperature-Parallel Simulated Annealing 　　　　- Block Placements and Their Evaluations -	49
小西 健三　（神戸大学大学院自然科学研究科）, 瀧 和男　（神戸大学工学部） 　　　　　Kenzo Konishi (Grad. School of Sci. & Tech., Kobe Univ.), 　　　　　and Kazuo Taki (Faculty of Eng., Kobe Univ.)
●招待講演１ 　Invited Lecture1
(8)　A Survey of Current and Future Research Directions in Parallel CAD	57
Prof. Prithviraj Banerjee (Univ. of Illinois at Urbana-Champaign)
●配線/利用環境 　Router/CAD Framework
(9)　A Parallel Slice Maze Router	67
Hesham Keshk, Shin-ichi Mori, Hiroshi Nakashima, and Shinji Tomita 　　　　　(Dept. of Info. Sci., Kyoto Univ.)
(10) A Logic Programming Approach to Channel Routing	75
Neng-Fa Zhou (Faculty of Comp. Sci. & Sys.Eng., Kyushu Inst. of Tech.)
(11) Automatic Farming Out of LSI CAD Jobs Via a Graphical User Interface	83
David A. Honig (Dept. of Info. & Comp. Sci., Univ. of California)
●招待講演２ 　Invited Lecture2
(12) A Survey of Parallel Logic and Behavioral Simulation Techniques	85
Prof. Michael Lightner (Dept. of Elec. and Comp. Eng., Univ. of Colorado at Boulder)
●テスト 　Test
(13) DESCARTES：順序回路を対象とした実数値シミュレーションに基づく並列テスト生成システム 　　　　A Parallel Test Generation System for Sequential Circuits Based on Real-valued Logic Simulation	87
伊達 博, 中尾 教伸, 畠山 一実　（日立製作所日立研究所） 　　　　　Hiroshi Date, Michinobu Nakao, and Kazumi Hatayama (Hitachi Research Labo., Hitachi Ltd.)
(14) テスト生成における並列処理の性能評価 　　　　Performance Evaluation of Parallel Processing for Test Generation	95
藤井 貴晴, 井上 智生, 藤原 秀雄　（奈良先端科学技術大学院大学） 　　　　　Takaharu Fujii, Tomoo Inoue, and Hideo Fujiwara (Nara Inst. of Sci. and Tech.)
(15)　・連想記憶プロセッサのパターン並列故障シミュレーションへの応用 　　　　　Application of Content Addressable Memory Processor to Pattern Parallel Fault Simulation	103
・並列論理シミュレーションにおけるロールバックの削減のための回路分割 　　　　　A Circuit Partitioning Method for Reducing Rollbacks in Parallel Logic Simulation	111
世古 忠　（奈良工業高等専門学校）, 菊野 享　（大阪大学基礎工学部） 　　　　　Tadashi Seko (Nara National College of Tech.), and 　　　　　Tohru Kikuno (Faculty of Eng. Sci., Osaka Univ.)
●論理シミュレーション 　Logic Simulation
(16) Applications of the Time Warp Mechanism to LSI-CAD	117
松本 幸則 　　　　　Yukinori Matsumoto (Tokyo Info. & Communication Research Center, Sanyo Electric Co. Ltd)
(17) 汎用並列計算機上の並列論理シミュレータ 　　　　　−タイムワープに基づく方法とルーズな時刻同期による同期的方法− 　　　　Parallel Logic Simulators on General-Purpose Parallel Computers - An Asynchronous Method Based 　　　　on Time Warp and A New Synchronous Method with Loose Synchronization -	125
石原 義勝　（神戸大学大学院自然科学研究科）, 瀧 和男　（神戸大学工学部） 　　　　　Yoshikatsu Ishihara (Grad. School of Sci. & Tech., Kobe Univ.), and 　　　　　Kazuo Taki (Faculty of Eng., Kobe Univ.)
(18) 予測ヌルメッセージによる並列論理シミュレーション 　　　　Parallel Logic Simulation Using Speculative Null Message	133
和田 耕一　（筑波大学電子情報工学系） 　　　　　Koichi Wada (Inst. of Info. Sciences and Elect., Univ. of Tsukuba), and 　　　　　Neo Teck Keng (Yokogawa-Hewletto-Packard, Ltd.)