(22) 並列処理による低電力 LSI 用シリコンコンパイラ

［中間報告］

１）研究進捗状況

本研究の目的は，低電力 LSI 向けの設計自動化ツールとして， 論理合成とレイアウト設計を一体化した世界初の低電力指向シリコ ンコンパイラを研究開発することであり，さらにそれを並列処理応 用プログラムとして実現することである． 本年度の計画は，論理合成方式とレイアウト方式の基本設計を行 ない，それらの機能確認のためのプロトタイプ試作を行なうことで ある．本手法は，LSI 実現手法としては，まだ実用化されていない まったく新しい手法のため，本年度はまず基本方式の機能確認まで を行ない，並列処理化は次年度に行なう予定である． 本年度の研究進捗状況は次のとおりである．

1. 論理合成方式
   提案者らは，従来主流だったCMOS論理に対して，消費電力，速度， 実装面積のすべてにおいて勝る可能性を持つ回路技術として，パス トランジスタ論理に着目し，さらにそれを低消費電力向きに改良し してきた． これまでに，上記パストランジスタ論理に基づく回路を自動合成 するため，設計対象回路の論理式記述またはネットリスト記述を規 約共有 BDD (Binary Dicision Diagram)に変換し，さらにそれをパ ストランジスタのネットリストに変換するソフトウェアの設計・コー ディングを進めている．これは，本年度の成果の一つとなる論理合 成ソフトウェア・プロトタイプの基本部分となるものである．

2. レイアウト方式
   本研究で使用するパストランジスタ論理系回路のレイアウト方式 は，未だほとんど研究報告例がないため，基礎検討と基本設計に長 時間をかける作業となっている．前記論理合成の結果を最大限に生 かして消費電力削減を行なうべく，回路上長く直列接続されるトラ ンジスタ群を抽出し，これを一つの細長い拡散領域に連続配置する 新しい自動レイアウト方式を設計中である．上記方式を中核として， マクロブロック全体をレイアウトするレイアウト設計ソフトウェア ・プロトタイプを開発予定である．

２）現在までの主な成果

以下に示す論理合成プログラムの基本部を試作した．さらにその 動作確認を行なった． 組合せ論理回路の論理式，または基本ゲートの組合せによるネッ トリストを入力として，規約共有BDDのテキストファイル，その図 面出力を行ない，さらにそれをパストランジスタのネットリストに 変換しファイル出力するプログラムである．最適化機能の開発はこ れからである．

３）今後の研究概要

上記論理合成プログラムで用いる最適化方式を研究開発し，論理 合成ソフトウェア・プロトタイプを試作する． またレイアウト方式の研究を続行し，レイアウト設計ソフトウェ ア・プロトタイプを試作する．

４）今年度目標成果（イメージ）

上記論理合成ソフトウェア／レイアウト設計ソフトウェア・プロ トタイプをを結合して，加算器，ALU など簡単な回路の設計に適用 できるレベルにする．その結果を次年度の部分試作，システム試作 に反映させる．