処理の流れ
並列論理シミュレーション
概要
論理シミュレーションは、設計回路の論理機能、信号伝播タイミングを検証す
るLSI設計の一工程であり、多大な処理時間を必要とする。本並列論理シミュレー
タは、対象回路の並列性を効率良く描出する機構を採用し、PIMに代表される大
規模MIMD型並列マシン上での高速シミュレーションを実現する。
特徴
タイムワープ機構
メッセージ(信号値変化情報を伝達)の評価順序を分散的に管理する。積極的
な見込み処理により高い並列性を抽出する一方、誤りが判明した見込み処理
については、ロールバック処理により修正することで、シミュレーション結
果の正しさを保証する。
ロールバック処理のオーバヘッド削減
アンチメッセージ削減機構、適切なメッセージスケジューリング、適応型移
動時刻界の導入によってロールバック処理のコスト、頻度ともに削減する。
回路分割
縦割り指向戦略により対象回路を静的に分割し、プロセッサ問通信頻度低減、
並列性抽出、負荷の均一化を図る。
処理の流れ | 並列論理シミュレーション |