

題名	論理設計エキスパートシステム「co-LODEX」
目的	論理設計を対象としたエキスパートシステムにおいて、仮説推論等の推論機能の研究を行う。
概要 及び 特徴	<p>co-LODEX (cooperative logic design expert system) は、与えられた制約条件のもとでハードウェアの動作アルゴリズムからCMOSスタンダードセル回路を生成する、論理設計支援システムであり、以下のような特徴をもつ。</p> <p>(1) 回路規模及び時間の制約条件のもとでの自動設計</p> <ul style="list-style-type: none"> <li>・複数の制約を同時に満足する回路を生成</li> <li>・制約条件の変更により、様々な回路を生成</li> <li>・データバス系設計と制御系設計の協調</li> </ul> <p>(2) 仮説推論に基づいた再設計機構</p> <ul style="list-style-type: none"> <li>・設計における選択肢が仮説に、制約条件違反が矛盾に対応</li> <li>・制約条件違反の原因情報 (N J) に基づく効率的な再設計の制御</li> </ul>
構成	<pre> graph TD     A[動作仕様] --&gt; B[詳細化]     C[制約条件] --&gt; D[生成]     B --&gt; E((仮説 回路構成法))     D --&gt; E     E --&gt; F[評価]     E --&gt; G[再設計]     F --&gt; H[矛盾情報]     H --&gt; I[制約条件違反情報]     G --&gt; I     I --&gt; J[CMOSスタンダードセル回路]   </pre>

## デモ 内容 (1/3)

【例題】 ユークリッドの互除法によって最大公約数を求める回路を設計する。


### ①入力画面

<pre>&gt; CONSTRAINTS &lt; - Top of Constraints -   Area of CHIP =&lt; 1500 - Bottom of Constraints - - Area of -      - Time   of -   CHIP           UHDL &lt;-    CLOCK &lt;-   DATAPATH       UHDL &gt;=    CLOCK &gt;=   CONTROL EXIT</pre>	<pre>&gt; UHDL TEXT &lt; 22 23 BEHAVIOR-VIEW: behav1; 24 PURPOSE: fcs-88; 25 REVISION: 1.0; 26 DATE: 88/4/13; 27 DESIGNER: MAT; 28 29 CLOCK: clk(100, 50, 0); 30 31 BOOLEAN: 32   .out := x; 33 34 FUNCTION: main: clk; 35   idle(); 36     STOP(~.rst), 37     x &lt;- .x_input, 38     y &lt;- .y_input; 39   loop(); 40     IF (x = y) 41       THEN ( 42         GOTO idle 43       ) 44     ELSE ( 45       IF (x &lt; y) 46         THEN (y &lt;- y - x) 47       ELSE (x &lt;- x - y), 48         GOTO loop 49       ); 50   FEND; 51 52 END-VIEW;</pre>
Design Constraint	

入力された動作記述（右ウィンドウ）と制約条件（左ウィンドウ）。制約条件は、回路の大きさ（セル数）、時間（クロック周期）に関する不等式で指定する。下はメッセージウィンドウ。

## デモ内容 (2/3)


### ② 設計時の動画面



回路は階層的に設計され、まずデータバス構成を決めてから、その各構成要素を設計する。回路の構成法には、いくつかのオルタナティブがあり、各時点でどれか一つを選んで設計を進める。上図中、左上がデータバスの縮小図、中上のウィンドウはデータバスの構成要素であり、その時点で設計中の減算器（SUB）の設計の様子を示す。中下のウィンドウはSUB中の加算器（ADD）の設計、再設計の様子を示し、3つのオルタナティブに対する子ウィンドウが重なっている。

## デモ内容 (3/3)

③成功時



設計が成功すると、完成した回路の大きさと時間がプロット図（右ウィンドウ）に示され、入力待ち状態に戻る。この状態で制約条件を変更すると、新しい条件を満たすよう再設計を繰り返す。

### 参考文献

P. Maruyama, et al, "co-LODEX: A Cooperative Expert System for Logic Design"  
FGCS '88, November, 1988.